정보처리 필기_전자계산기 구조_08강_순서 논리회로 (인강 메모)

문제 정보 / 이미지 출처 (무료인강) : 

https://www.youtube.com/playlist?list=PLimVTOIIZt2aR9jib0ws7hoDVZXdtiWsK

1. 순서 논리회로

2. 플립플롭

3. CISC/RISC 프로세서

4. CPU의 구성

1. 순서 논리회로

조합논리회로는 기억기능이 없음

조합논리회로에 메모리요소와 귀환(feedback)기능 추가

종류 : 플립플롭(1비트 기억할 수 있는 기억 소자), 레지스터, 카운터, RAM, CPU 등

 

2. 플립플롭(FF : Flip-Flop, SRAM의 소자)

1비트 기억

레지스터 구성(32비트 CPU면 32비트짜리 레지스터로 구성돼있음)

종류 : RS, D, JK, T 플립플롭 등

RS 플립플롭 (Reset-Set FF) //JK플립플롭의 J는 S, K는 R에 대응

Set과 Reset 입력을 조절하여 이전값 유지시키거나 0 or 1값을 기억시키기위해 사용되는 플립플롭

S R 입력값 모두 0이면 상태변화 X R만 1 이면 0, S만 1 이면 1 로 Set,

RS플리플롭의 단점 : 모두 1이면 동작하지 않는다.(부정, 불능상태)

 

이 단점을 보완한 플립플롭이 JK형

J와 K 모두 입력될 때 반전시켜 (보수 상태로, Toggle 되도록) 

특성표, 여기표

JK플립플롭 ( 가장 표준 )

J는 S, K는 R에 대응

[암기]

D형과 T형은 입력값이 하나

JK형에서

 0 0이 입력될 때 0 

 1 1이 입력될 때 1      >> T ( Toggle )형 플립플롭

JK형에서

 0 1이 입력될 때 J값만 따져서 0 //J가 Set에 대응되므로

 1 0이 입력될 때 J값만 따져서 1      >> D형 플립플롭

D형 플립플롭 (Delay)

: 입력값을 그대로 저장하여 출력하지만, 지연되어 출력 >>그래서 Delay > D형

회로도에서 한 라인에서 갈라진 두 선 중 하나에 not 게이트(인버터)가 있으면 D형 (0 1 이나 1 0 이므로), 

not게이트(인버터) 없으면 T형(0 0 또는 1 1 이므로)

입력이 D이면 출력도 D

T형 플립플롭 ( Toggle, 1 1이 들어가면 Toggle 시키므로 T형 )

[암기]

3. CISC/RISC 프로세서 ( CPU 종류 )

C(Complex)ISC 프로세스

ex)intel 은 기본적으로 CISC

R(Reduced)ISC 프로세스

ex) 애플 (A8)

최근에는 혼용된 방식 많이 사용

4. CPU의 구성

연산장치 (ALU:Arithmatic and Logic Unit, 산술논리장치) 

- 제어장치의 명령에 따라 실제로 연상을 수행하는 장치

- 산술연산, 논리연산, 관계연산, 이동 등을 수행

- 가산기, 누산기(레지스터), 보수기, 데이터 레지스터, 시프트 레지스터 등으로 구성

외울필요 x

[ 암기 ] 엄밀히 말하면 잘못된 문제

메모리의 용량은 연산단위와 상관없다

제어장치

- 주기억장치에서 명령을 꺼내 해독하고, 시스템전체에 제어신호를 보내낟.

- 명령 레지스터, 명령어 해독기 (디코더), 주소처리기 (번지 해독기) 등

★가상메모리에 있는 프로그램을 해독하는 것은 컴파일러지 제어장치가 아니다

버스(BUS) // 전선의 묶음

컴퓨터 내부 회로에서 버스를 사용하는 가장 큰 목적은 결선의 수를 줄이기 위함이다.

: 여러 장치가 직접 연결하지 않고 공통의 한 버스에 연결하여 결선의 수를 줄임

>> 데이터는 CPU와 주기억장치가 양방향으로 전송라지만 RAM주소의 요청은 CPU >> 주기억장치 이므로 단방향 

제어버스는 단, 양방향 모두 O 시험에 나오긴 어렵다.

내부 버스 : CPU 밒 메모리내에 있는 버스

외부 버스 : 입출력 장치에 있는 버스

>> 가장 가까운값이 3번... 지저분한 문제

[암기] 2문제